


# Esame di Fondamenti di Elettronica Digitale, Reti Logiche

6 febbraio 2024

Domande di teoria: rispondere a tutte le domande


Progetto: sviluppare la macchina a stati e completare il diagramma temporale



### 1. Logica combinatoria (5 pts)

Si consideri la rete combinatoria mostrata in figura.

1. Si determini la tabella di verità al nodo **F** in funzione degli ingressi **A**, **B** e **C**
2. Si minimizzi la funzione **F**
3. Si determini la funzione logica minima di **Y**




## 2. Codice VHDL (4 pts)

Si consideri il circuito combinatorio mostrato in figura.

1. Si scriva il codice VHDL dell'**entità** dei sottocircuiti indicati dai blocchi azzurro e rosso, e dell'**entità** del circuito complessivo (in verde).
2. Si scriva il codice VHDL dell'**architettura** del blocco identificato in azzurro usando uno stile **dataflow** (ad **equazioni**); si scriva quindi il codice VHDL dell'**architettura** del blocco complessivo (il top level, in verde) usando uno stile **strutturale**, mettendo assieme le entità identificate nel punto precedente.

In tutti i casi, dare opportuni nomi ai segnali interni o non specificati nel diagramma circuitale. Per semplicità, non è necessario dichiarare preventivamente i componenti nello stile strutturale.



### 3. Circuito sequenziale da sintetizzare (5 pts)

Si consideri il diagramma a stati mostrato in figura.

1. Si costruisca la tabella della verità completa della funzione di calcolo dello stato futuro, considerando l'ingresso **L** ed indicando le variabili di stato con **x**, **y**, e **z** (nell'ordine mostrato sullo stato iniziale). Si abbia cura di indicare le condizioni di *don't care* corrispondenti agli stati non raggiungibili.
2. Si derivino le espressioni minime per lo stato futuro di **x**, **y**, e **z** facendo uso delle mappe di Karnaugh, ed utilizzando i *don't care* per semplificare l'espressione.
3. Si disegni il relativo circuito, introducendo un flip flop per ogni variabile di stato.

#### 4. Progetto


Si richiede di

- (12 pts) Progettare la macchina a stati finiti mostrando e **commentando** il diagramma degli stati
- (4 pts) Completare il diagramma temporale allegato

# Ready player 1 – 2

## Ready player 1 – 2

Una linea seriale **L** fornisce sequenze di valori binari ad ogni ciclo di clock corrispondenti all'esito di una partita tra i giocatori **player 1** e **player 2**. Una macchina a stati finiti (**MSF**) verifica queste sequenze, cercando dei *pattern* specifici. Una sequenza di 3 zeri consecutivi viene considerato un punto per **player 1**, mentre una sequenza di 3 uni consecutivi corrisponde ad un punto per **player 2**. La **MSF** tiene traccia del punteggio raggiunto dai giocatori tramite due contatori. Quando uno dei due raggiunge un valore specifico di fondo scala, la **MSF** segnala la situazione sulle sue uscite, ed indica su una uscita seriale **win** la differenza tra il numero di punti che sono stati rilevati.



### Dettagli sui componenti

Ciascun contatore **S1** ed **S2** si comporta come una macchina di Moore e dispone dei seguenti segnali:

- **init**: inizializza il contatore a 0
- **inc**: abilita il contatore al conteggio
- **TC**: attivo quando il contatore raggiunge il valore di fondo scala